JA 0094674 APR 1989

(54) HETEROJUNCTION FIELD-EFFECT TRANSISTOR

(11) 1-94674 (A)

(43) 13.4.1989 (19) JP

(21) Appl. No. 62-252155 (22) 6.10.1987

(71) SANYO ELECTRIC CO LTD (72) KIMIHIKO NAGAMI(1)


\$\sqrt{51}\] Int. Cl⁴. H01L29/80,H01L29/205

PURPOSE: To prevent Cr diffusions or crystalline defects from occurring by providing a buffer layer whose conductive type is different from a undoped semiconductor channel between the semi-insulating crystalline substrate and a nondoped semiconductor channel layer.

CONSTITUTION: A heterojunction field-effect transistor comprises a semi-insulating crystalline layer 1; an undoped semiconductor channel layer 3 formed on such semi-insulating crystalline substrate 1; an electron supplying layer 5 formed on such undoped semiconductor channel layer 3; and a control electrode 7 formed on such electron supplying layer 5. Such heterojunction field-effect transistor further comprises a buffer layer 2 whose conductive type is different from the nondoped semiconductor channel layer 3 between the semiinsulating

crystalline substrate 1 and the nondoped semiconductor channel layer 3. For example, a P-type GaAs layer 2, a undoped GaAs layer 3, an undoped $Al_xGa_{1-x}As$ layer 4 are formed on a semi-insulating GaAs substrate 1. Further, there growing an Si-doped $Al_xGa_{1-x}As$ layer 5, a source electrode 6a, a drain

electrode 6b, and a gate electrode 7 are formed.



19 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-94674

(i)Int Ci 4

識別記号

庁内整理番号

29/80 29/205 H 01 L

H-8122-5F 8526-5F

43公開 平成1年(1989)4月13日

審查請求 未請求 発明の数 1 (全4頁)

🛛 発明の名称

ヘテロ接合電界効果トランジスタ

20特 願 昭62-252155

29出 願 昭62(1987)10月6日

72発 明者 永 見 公 彦 大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

本 勿発 明 者 松

史 夫 大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

砂出 顖 三洋電機株式会社 人

大阪府守口市京阪本通2丁目18番地

②代 理 弁理士 西野 卓嗣 外1名

- 1. 発明の名称 ヘテロ 接合 置界効 巣 トランジスタ 2. 特許請求の範囲
- 1. 半絶録性結晶基板と、この半絶録性結晶基 板上に設けられたノンドープ半導体チャネル層と、 このノンドーア半導体チャネル暦上に設けられた 電子供給層と、この電子供給層上に設けられた制 御電極と、を備えて成るヘテロ接合電界効果トラ ンジスタにおいて.

前記半絶象性結晶基板と前記ノンドーで半導体 チャネル層の間に該ノンドーア半導体チャネル層 と導電型の異なる緩衝層が設けられていることを 特徴とするヘナロ接合電界効果トランジスβα

3. 発明の詳細な説明

(イ) 産業上の利用分野

本発明はヘテロ接合界面の2次元電子ガスを利 用したヘテロ接合電界効果トランジスタに関するo

四 従来の技術

半導体結晶基板上に、基板結晶より禁止帯幅の 大きい半導体の結晶を積層したヘテロ接合電界効

果トランジズタ(以下≠、ヘテロ接合FETとい う) は、 ある条件下でヘテロ接合界面に 2 次元電 子ガスを形成することが知られている。超高速半 導体装置として最近注目を集めている高電子移動 トランジスタ(HEMT)も前記へテロ接合界面 の 2 次元電子ガスを利用した装置である(例えば、 Journal of Crystal Growth 56(19 82)455-463, North Holland Publis hing Company参照)。

第3図はAlGaAs - GaAs ヘテロ接合を用い た従来のHEMTの模式的断面構造図であり、同 図により以下にその製造方法を説明する。

まず、半絶像性GaAS基板QD上に分子線エピ タキシ(MBE)技術または有機金属エピタキシ (QMVPE)技術により、ノンドープG a A s Mi(2を1 □□の厚さまで成長させ、さらに数ノン ドープG a As 磨 lb上にノンドープAl×Gai - x A S 暦 13 を 6 0 A の厚さまで成長させ、次に 放ノンドープAlxGa1-xAS 脚Q3上にSi ドープAlxGa:-xAs園(Si 歳度:1×

10¹⁸ Cm⁻⁵) Q4を1000 Aの厚さまで成長させる。 CCで、XはAl X Ga 1 - X As 中の Al Asの組成を示す数値であり、貼 0.3 である。そのほ、Cのようにして形成されたヘテロエピタキシャル薔板上に Au・Ge・Ni等からなるオーミック金属を蒸増し、リフトオフ法によりソース電極形成部かよびドレイン電極形成部に数金属を残し、合金化を行ってオーミック領域をSiドーア Al X Ga 1 - X As 間 Q4、ノンドーア Ga As 層 Q2 内に貫通させてソース電極(15a)、ドレイン電極(15b) を形成する。

最後にS1ドーナA1×Gai-×AS層UMにショットキバリアを形成する金属(A1)または金 (Ti-Pt-Au等)をソース電極(15a) ニドレイン電極(15b)との間にリフトオフ法に ・り選択的に被踏させ、ゲート電極UBを形成する。 上述した如き製造方法により作成されたHEM においては、ノンドーナA1×Gai-×As 103とノンドーナGaAS層(2)とのヘテロ接合界

専帯エネルギ整灯路 0.32 e V である。 該ヘテロ接合界面では A 1 x G a 1 - x A s 層間と G a A s 層間と c がいずれもノンドープであり、しかも S 1 ドープ A 1 x G a 1 - x A s 層間の O イオン化した 不純物と分離されるため、イオン化不純物が低めて少ない。従って、ソース電極 (15a) とドレイン電極 (15b) との間に電圧を印加すると電子はイオンによる散乱が少ないため高速で動作する。なか、誘起される 2 次元電子ガス歳暖 N s は約5 x 10 * cm⁻² である。

ゲート電極IBの電界効果により2次元電子ガス チャネルITで通過する電子を制御することにより、 第2図に示す装成はHBMTとしてトランジスタ 動作を行なう。つまり、ゲート電極IBにかけるゲート・ソース電極間電圧Vosにより2次元電子 ガスの課度を制御できる。2次元電子ガス設度 I Sとゲート・ソース電極間電圧Vosには以下の 関係がある。

面の該別12側に2次元電子ガスチャネルUTが形成される。SiドーアAlxGa:-XAS版UVがゲート電板UBのショットキバリアあるいは装面準位により空芝化し、正にイオン化した不純物はノンドーアAlxGa:-XAS版U3とノンドーアGaAS版U2とのヘテロ接合界面に負電荷を持つ電子を誘起することにより、該2次元電子ガスチャネルUTが形成される。

第4図に従来のHEMTのゲート電極-S1ドープA1×Ga:-×ASB-ノンドープA1×Ga:-×ASB-ノンドープGaASBに亘る伝導帯エネルギ図である。図中A:領域に写えドープA1×Ga:-×ASBC4に、A2領域にノンドープA1×Ga:-×ASBC3に、A3領域にノンドープA1×Ga:-×ASBC3に、A4領域にノンドープGaASBC2に夫々対応しており、禁止帯幅にA:かよびA2領域が略1.80 eV、A3およびA4領域が略1.43 eVである。また、A2領域とA3領域との界面でなわちA1×Ga:-×ASBC3とのヘテロ接合界面の伝

ただし、 $n_{so}: V_{0:8} = 0$ のときの2次元電子ガス識版

CA : Si Fー TAl x Ga 1 - x A a 陶の静電容量

Q :電子の電荷

17 発明が解決しようとする問題点

上述した如き従来のHBMTにおいて、ノンドープG a A S 簡(12が)潤いと、半絶縁性 G a A S 巻板 (1)からのCT拡散、あるいは該基板(1)の結晶欠陥等により移動度の低下をもたらす。

逆に、Crの拡散あるいは結晶の欠陥等の影響を避けるために、ノンドープGaAS層Oを厚くすると、中性領域(第4図の領域B)のキャリア 伝導により、ヘテロ接合電界効果トランジスタがピンチオフしなくなってしまうという問題がある。

本発明は上述の問題点に鍛み為されたもので、中性領域を生じさせることなく、Crの拡散あるいは結晶の欠陥等の影響を避けることのできるヘテロ接合な値界効果トランジスタを提供しよりと

するものである。

臼 問題点を解決するための手段

本発明は半絶録性結晶基板と、この半絶録性結晶基板と、この半絶録性結晶基板と、この半絶録性結晶基板と、この半絶録性おれた。このリンドープ半導体チャネル圏上に設けられた電子供給圏と、この電子供給圏上に設けられた制御電極と、を備えて成るヘテロ接合電界効果トランジスタにおいて、即記半絶録性結晶基板と前記ノンドープ半導体チャネル圏と導電型の異なる疑断関が設けられていることを特徴とするヘテロ接合電・界効果トランジスタである。

141 作 用

ノンドーア半導体チャネル層と導電型の異なる 観 衝層が設けられるので、この 級衝層とノンドー ア半導体チャネル層の間にドー N 接合が形成され るとともに、 該級衝層が半絶録性結晶蒸板の C r の 拡散 あるいは結晶 欠陥の 影響等を妨ぐ。

(2) 安施例

第1図は本発明に係るヘテロ接合を用いたHE

その後、このようにして形成されたヘテロエピタキシャル基板上にAu・GB・Ni等からなるオーミック金属を蒸着し、リフトオフ法によりソース電極形成部かよびドレイン電極形成部に該金属を残し、合金化処理を行なってオーミック領域をSiドープA1xGai-xAs腐(5)内に貫通させてソース電極(6a)、ドレイン電極(6p)を形成する。

次にSiドーアAl x G a 1 - x A S 層 (5)上に ショットキバリアを形成する金属(Al)または 金属(Ti-Pt-Au)等をソース電極(6a) とソース電極(6 b)の間にリフトオフ法により 選択的に被券させ、ゲート電極(制御電極)(7)を 形成する。

斯上の装留では、ノンドープGAAS園ISIとP型GaAS園ISIとの間にP-N接合が形成され、 ノンドープGaAS園ISIに中性領域は生じない。

第 2 図は本発明に係るHEMTのケート電極ー S i ドープA l x G a 1 - x A s 増一ノンドープ ドーフ。 A l x G a 1 - x A s 焙ー / ン G a A s 樹ー P 型

Company of Spager 1915

MTの模式的新面構造図であり、同図により以下 にその製造方法を説明する。

まず、半絶緑性GaAS基板(半絶緑性結晶基板)(1)上に分子線エピタキシ(MBE)技術により、P型GaAS層(緩衝層)(2)を3μ回の厚さすで成長させる。続いて、該P型GaAS層(2)上にノンドーブGaAS層(ノンドーブ半導体チャネル層)(3)を1μ回の厚さまで成長させ、さらに該ノンドーブGaAS層(3)上にノンドーブA1XGa1-XAS層(4)を60Aの厚さまで成長させる。このノンドーブA1XGa1-XAS層(4)とクンドーブGaAS層(3)とのヘテロ接合界面の該層(3)側に2次元電子チャネル(8)が形成される。

続いて、ノンドーアA1×Ga1-×AS原(4) 上にMBE技術により、S1ドープA1×Ga1-×AS原(電子供給房)(5)を0.1μmの厚さまで成長させる。ここで、S1群度に2×10¹⁸ Cm⁻³であり、×にA1×Ga1-×AS層の中のA1ASの組成を示す数値であり、略0.3である。

マース G a A S 層に互る伝導帯エネルギ図である。 図中 A 1 領域にSiドー ア A 1 x G a 1 - x A S 層 (5)に、 A 2 領域にノンドーア A 1 x G a 1 - x A S A S 層 (4)に、 A 3 領域に 2次元電子ガスチャネル (8)に、 A 4 領域にノンドーブ G a A S 層 (3)に、 A 5 領域に P型 G a A S 層 (2)に夫々対応しており、 禁止 帯幅に A 1 および A 2 領域が略 1.80 e V、 A 5 および A 4 領域が略 1.43 e V である。また、 A 2 領域と A 3 領域の界面、 すなわち A 1 x G a 1 - x A S 層 (4)と G a A S 層 (3)とのヘテロ接合界面の伝導帯エネルギ差に略 0.3 2 e V である。 この図からも中性領域が生じていないことは明らかである。

而して、ヘテロ接合界面に生じた2次元電子ガスのみが電流となり、ピンチォフが可能となる。

また、半絶縁性GaAS基板(I)のCrの拡散あるいは結晶欠陥等の影響もP型GaAS層(Z)で防ぐことができる。

上述の実施例では各層の成長にはMBE法を用いたが、急酸なヘテロ接合界面を形成できる方法、例えば有機金属エピタキシ(QMVPE)技術等

を用いることができる。

さらに、スペーサ間として介在させたノンドー
ア A l x G a i - x A s 間はを省くこともできる。
また、本発明は I n G a A s 毎 合等に適用で
きることは明らかであるし、2 次元電子ガスのみ
ならず 2 次元ホールガスを用いたヘテロ接合電界
効果トランジスタに適用できることも明らかである。

(h) 発明の効果

本発明は以上の説明から明らかな如く、半絶録性結晶基板とノンドープ半導体チャネル層の間に該ノンドープ半導体チャネル層と導電型の異なる。 緩衝層が設けられているので、ノンドープ半導体 チャネル層と緩衝層の間にP-N接合が形成され 中性領域が生じることはない。従って、ヘテロ接 合界面に生じた2次元電子ガスのみが電流となり、 ピンチオフが可能となる。

 動度が低下することはない。


4. 図面の簡単な説明

第1図に本発明に係るヘテロ接合FETの模式 的断面図、第2図に本発明に係るヘテロ接合FE Tの伝導帯エネルギ図、第3図に従来のヘテロ接合FETの模式的断面図、第4図に従来のヘテロ接合FETの伝導帯エネルギ図である。


(1) … 半絶録性 G a A S 基板 (半絶録性結晶基板) 、 121 … P 型 G a A S 層 (級 画 層) 、 131 … ノンドー ア G a A S 層 (ノンドー ア 半導体 チャネル層) 、 141 … ノンドー ア A 1 x G a 1 - x A S 層 (151 … S 1 ドー ア A 1 x G a 1 - x A S 層 (電子供給層) 、 (6 a) … ソース電極、 (6 b) … ドレイン電極、 (7) … ゲート電極、 (8) … 2 次元電子ガスチャネル 2

出顧人 三洋電機株式会社 代理人 弁理士 西 野 卓 峋 (外1名)


第1図



第3図



第2図



第4図

